CERAMICS CAPACITOR

Patent number: JP10275734

Publication date: 1998-10-13

Inventor: NISHI YUKIHIRO

Applicant: KYOCERA CORP

Classification: - International:

H01G4/12; H01G4/30; H01G4/12; H01G4/30; (IPC1-7):

H01G4/12: H01G4/30

- european:


Application number: JP19970078669 19970331 Priority number(s): JP19970078669 19970331

Report a data error here

Abstract of JP10275734

PROBLEM TO BE SOLVED: To provide a ceramics capacitor of low capacity and resistance, while excellent in impact resistance. SOLUTION: In an almost rectangular parallelpiped, dielectrics ceramics main body 1, first and second cylindrical internal electrodes 2 and 3 which, being coaxial, extend in longitudinal direction are allocated, and, the end part of the first cylindrical internal electrode 2 is connected to the first terminal electrode 4 formed on one end surface of a pair of facing end surfaces of the dielectrics ceramics main body 1, while that of the second cylindrical internal electrode 3 connected to the second terminal electrode 5 is formed on the other end surface.





Data supplied from the esp@cenet database - Worldwide

(12) 公開特許公報(A)

(11)特許出版公開番号 特選平10-275734

(43)公開日 平成10年(1998)10月13日

(51) Int.Cl. ⁸		徽川記号	FΙ	
H01G	4/12	352	H01G 4/12	3 5 2
	4/30	301	4/30	301D

審査請求 未請求 請求項の数1 OL (全 9 頁)


		44	不加水 的水头0x1. OL (主 3 页)
(21)出願番号	特顧平9-78669	(71)出顧人	000006833 京セラ株式会社
(22) 出版日	平成9年(1997)3月31日		京都府京都市山科区東野北井ノ上町5番地 の22
		(72)発明者	西 奉宏 勝児島県国分市山下町1番1号 京セラ株 式会社施児島国分工場内

(54) [発明の名称] セラミックコンデンサ

(57)【要約】

【課題】 低容量、低抵抗で、しかも、耐衝撃性に優れ たセラミックコンデンサを提供する。

【解決手段】 概略直方体状の誘電体セラミック本体1 内に、長手方向に延びかつ同芯状の第13よび第2の尚 状内部電優2、3を配置するとともに、前記第1の筒状 内部電優2の増都は、前記320体セラミック本体1の対 向する1対の端面の一方の端面に形成された第1の端子 電極4に接続するとともに、前記第2の幅状内部電極3 の端部は、他方の端面に形成された第2の端子電極5に 接続している。



【特許請求の範囲】

【請求項1】 概略直方体状の誘電体セラミック本体内 に、該本体の長手方向に延びる第1の簡状内部電極と、 該第1の筒状内部電極の外角を囲む第2の筋状内部電極 を夫々配置するとともに、前記第1の筒状内部電極の 方の端節の一方の端面に形成された第1の端子を極に接続 させるとともに、前記第2の筒状内部電極の一方の端節 させるとともに、前記第2の筒状内部電極の一方の端部 は、他方の端面に形成された第2の端子電極に接続させ たことを構設とするセラミックコンデンサ。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明はセラミックコンデン すに関し、特に、800MHz~2GHzの高周波帯域 で動作する回路にて低容量、仮抵抗特性を満足し得るセ ラミックコンデンサである。

[0002]

【従来の技術】従来より、図16に示すように、セラミックコンデンサは、誘電体セラミック本体101内に、第10内部電隔層102と第2の内部電極層103を互いに積層して形成していた。そして、第10内部電極層102は、誘電体セラミック本体101の互いに対向しあう一対の増而の一方の増加に開出し、この一方の端面に形成された第10端子電極104と電気的は接続していた。また、第2の内部電極層103は、誘電体セラミック本体101の互いに対向しあう一対の関面の他方の増加に形成された第2の尚子電面に溶出し、この他方の場面に形成された第2の尚子電電105と電気的に接続していた。

【0003】これにより、第1の内部電極層 102と第 2の内部電極層 103との対向面積、第1の内部電極層 102と第2の内部電極層 103との間の誘電体とラミ ック層の誘電体率、その厚本によって、所定容量が形成 されて、の容量が第1の場子電極 104と第2の端子電 極105から選出されていた。

[0004] にこで、誘電体セラミック本体101の材料は、MgT10g、BaT10g、CaT10g などが用いられ、内部電極層102、103はPd、Ag-Pdなどが用いられ、端子電極104、105は、Ag、Ag-Pdなどの原原操体顔とNi、半田などのメッキ層とから構成されていた。

【0005】低容量(100F以下)のセラミックコン デンサは、高周波帯域、例えば800~2GHzで動作 する高周波間を列告れているが、抵抗成分(等価直 列抵抗が200~400mの程度と大きく、低低抗 (高Q値)を必要とする回路、例えば共振回路やマッチ ング回路などでは、信号に対するノイズ成分が大きくな ったり、コンデンサで消費される電力が大きくなり、こ れにより回路動作が不安定になってしまう。

【0006】従来、抵抗成分を下げた高周波用セラミックコンデンサとして、第1の内部電極層同士を隣接積層

し、また、第20内部電極層同士を隣接積層し、一枚の 第1の内部電極層が第20容量電極層と対向する両を一 方面に限定する構造が提案されている(特開昭60-2 01608号)。

【0007】また、第1および第2の内部電極を分割して、分割された電極層を千鳥状に対向させて配置する構造が提案されている(特開平2-15606号)。

【0008】さらに、端子電極との接続部分の幅を広げた内部電極層の構造が提案されている(特開平2-128414号)。

[00009]

【発明が解決しようとする課題】しかし、これら誘電体 セラミック本体101内に形成された内部電砂関10 2、103は、平面状となっており、積層セラミックコ ンデンサを差測しするものであり、種々の構造状の改善 によっても、抵抗成分は約200mΩ程度が限界であっ

【0010】本発明は、上述の課題に鑑みて案出された ものであり、内部電極の根本的な構造に改良を加え、低 な低抗で、しかも、耐衝撃性に優れたセラミック コンデンサを提供するものである。

[0011]

【課題を解決するための手段】本発明は、機略直方体状の誘電体セラミック本体内に、該本体の長手方向に延び 多第1の備状内部電極と、該第1の筒状内部電極の外周 を囲む第2の筒状内部電極を大々配置するとともに、前 記第1の筒状内部電極の一方の端部にが成まった。 まック本体の対向する1対の端面の一方の端面に形成された第 1の部状を回り、一方の端面は一方の端面に形成された第 2の端子電極に接続するとともに、前記第2の筒 状内部電極の一方の端部は、他方の端面に形成された第 2の端子電極に接続していることを特徴とするセラミッ クコンデンサである。

[0012]

【作用】本発明で、第10 商旅内部電極の外間面と第2 の商状内部電極の内間面とが、誘電体セラミック層を介 して対向している。しかも、第10 商状内部電極は、断 面の商状形状で第10 端子電極に接続し、第20 高状内 部電極は、断面の筒状形状で第20 端子電極に接続して いる。

【0013】即ち、両筒状内部電極の端面形状の状態で 端子電極と接続しているため、接続部分における抵抗成 分を最小値とすることができる。

【0014】また、両筒状内部電極の形状が筒状となっているため、筒状内部電極上の高周波電流密度が第一化することになるため、これによって、抵抗成分を低くすることができる。これらによって、特に、低容量(10pF以下)で、100m以下という低抵抗特性を安定して導出できることになる。

【0015】よって、高周波回路において、信号に対するノイズレベルを小さくでき、消費電流を小さくでき、

しかも、回路動作の安定化を図ることができる。

【0016】また、精達的に誘電体セラミック本体内 に、筒状内部電極が配置されている構造であり、全体が 緻密精造となるため、外部の衝撃や熱衝撃によってセラ ミック本体にクラックや破損が発生することが一切な い。

[0017]

【実施例】以下、本発明のセラミックコンデンサを図面 に基づいて詳説する。

【0018】図1は、本発明のセラミックコンデンサの 外観斜摂図であり、図2は図1中のX-X線斯面図であ り、図3は図1中のY-Y線断面図であり、図4は図1 中のZ-Z線斯面図である。

【0019】本発明のセラミックコンデンサは、誘電体 セラミック本体1と第1の筒状内部電極2と第2の筒状 内部電極3と第1の端子電極4と第2の端子電極5とか ら構成されている。

【0020】誘電体セラミック本体1は、概略直方体であり、MgTiO₃、CaTiO₃、BaTiO₃ などの誘電体セラミック材料が例示できる。例えば、その外形は、長さ1.6mm、幅0.8mm、高さ0.8mm となっている。

【0021】この誘電体セラミック本体1の内部には、第1の商状内部電極2と第2の商状内部電極3とが形成され、また、対向する一対の端面には、天々第1の端子電極4と第2の端子電極5とが形成されている。

【0022】第1の筒状内部電極2は、Ag-Pd、Pdなとの材料からなり、その厚みが4~6μm程度である。第1の筒状内部電極2の断面形状は、一辺が約270μmの膨胀方形状をなし、一方の筒状端部は、誘電体セラミック本体1の第1の端面に露出している。

【0023】第2の簡状内部電腦34、Ag-Pd、Pdなとの材料からなり、その厚みが4~6μm程度であ 5、第2の筒状内部電腦3の断面形状は、一辺が勢51 0μmの服婚力形状をなし、第1の簡状内部電腦2の外 周を誘電体材料を介在して取り囲むように形成されてい る。そして、第2の筒状内部電腦3の一方の筒状端部 は、誘電体セラミック本体1の第2の端面に露出してい る。

【0024】これにより、簡状内部電極2、3が形成さ ように、中心部から、例えば、一辺約270μmの所面 正方形状の誘電体セラミックコア部材11、その周囲に 形成された第1の筒状内部電極2、第1の底状内部電極 2の外周に形成された、厚み約120μmの中間の誘電 体セラミック層12、さらに、その周囲に形成された第 4の筒状内部電極3、第2の筒状内部電極3の外周に形成された算 成された厚本約145μmの外周の誘電体セラミック層 成された厚本約145μmの外周の誘電体セラミック層 加3とから構成され、結局、誘電体セラミック率本10 断面寸法は約0.8mm角となついる。高、長さは、例 えば1.6mmである。

【0025】講電体セラミック本体1の相対向する一対 の端面に、図1、図3、図4に示すように、第1の端子 電極4、第2の端子電極5が形成されている。

【0026】各々の端子電極4、5は、その端面と、該 端面と接する4つ面に形成されてる。端子電極4、5 は、Ag、Ag-Pdを主成分とする下地厚膜導体膜 と、該下地厚膜藻体膜の表面に被着されたNiや半田な どのメッキ層とから構成されている。また、第1の端子 電極4は、誘電体セラミック本体1の一方の端面に露出 した第1の筒状内部電板2に電気的に接続し、第2の端 子電極5は、誘電体セラミック本体1の他方の端面に露 出した第2の筒状内部電極3に電気的に接続している。 【0027】上述の構成により、第1の筒状内部電極2 の外周面と第2の筒状内部電極3の内周面とが、誘電体 セラミック層12を介して互いに対向しあい、両電極 2、3の対抗面積、誘電体セラミック層12の厚み、例 えば約120µmと、誘電体セラミック層12の誘電率 とによる所定容量が第1の筒状内部電極2と第2の筒状 内部電極3との間で発生し、この容量が第1の端子電極 4と第2の端子電極5との間から進出されることにな

【0028】上読の構成によれば、誘電体セラミック本体1は、その全体が緻密なセラミックで構成され、開性が非常に高く構成される。優ラで、外部の衝撃やプリント配線基板に平田接合する際に発生する無衝撃によって、誘電体セラミック本体1が破損することが一切ない。

【0029】また、特に、800MHz~2GHzの高 周波信号で動作する回路に適用しても、その抵抗成分が 100m以下となるため、とくに回路のノイズレベル を小さくすることができ、低消費電力のセラミックコン デンサとなる。

[0030] このように高周波信号の回路に用いても、 非常に低い抵抗成分となるのは、誘電体セラミック本体 1に配置された内部電極の形状に起因するものと考えら れる。即ち、従来の誘電体セラミック本体1 内に平面的 状の内部電極層を積層したセラミックコンデンサでは、 1つの内部電極層で高周波の電流密度を調べると、内部 電極層の端辺付近では疎となり、中央付近では密となっ てしまう。また、積層された複数の内部電極層で高周波 の電流密度を調べると、プリント配線基板に近い底面側 の内的電電極層で終りなっい。

[0031] これに対して、本発明のように内部電程 2、3の長手方向の地辺が存在しないなめ、内部電程2、3の長手方向 が堀辺が存在しないなめ、内部電程2、3の高間級の電 流密度が全体で略均一になり、また、内部電程2、3が 筒状で一体的に形成されていることから、プリント配線 基板のパッドからみた内部電程2、3までの電圧降下な どが実質的に発生しないことから、従来の精御型のセラ ミックコンデンサでは得られない抵抗成分が、本発明の セラミックコンデンサでは得られるものと思われる。 100321本発明者は、同一の誘電体材料を用い、誘 電体層と内部電極の対向価階を種々変更して、本発明の セラミックコンデンサ、従来のセラミックコンデンサの 静電容量を1PF、3PF、5PF、7PF、10PF となるようにし、800MH 2~2GH 2での抵抗成分 を、インビーゲンスアナライザー(HP4291A)に よって測定した、静電容量 1 p F の本発明の構造のセラ ミックコンデンサと従来のセラミックコンデンサの抵抗 成分を表して、3 p F の抵抗成分を表2に、5 p F の抵抗 抗成分を表3に、7 p F の抵抗成分を表4に、1 0 p F の抵抗成分を表5に大々示す。 [0033]

【表1】

測定周波数(Miz)	本発明品の抵抗成分(aΩ)	従来品の抵抗成分(mΩ)
800	8 4	3 5 6
900	8 6	368
1000	9 0	382
1200	93	389
1 4 0 0	9 5	395
1600	9 6	402
1800	9.6	409

[0034]

(静電容量 3pF)

【表2】

测定周波数(Max)	本発明品の抵抗成分(1163)	従来品の抵抗政分(πΩ)
800	8 3	2 5 8
900	8 6	260
1000	8.8	265
1200	8.8	267
1400	9 0	281
1600	9 5	283
0 0 8 1	9.5	285

【0035】 【表3】

(静理容量 5pF)

测定周波数(Mix)	本発明品の抵抗成分(αΩ)	従来品の抵抗成分(πΩ)
800	7.4	2 2 0
900	7 6	2 2 2
1000	7 8	218
1 2 0 0	8.0	220
1 4 0 0	8 5	245
1600	8 6	287
1800	9 2	285

[0036]

【表4】

(静電容量 7pF)

測定周波数(Miz)	本発明品の抵抗成分(αΩ)	従来品の抵抗政分(ωΩ)
800	7 2	200
900	7.5	230
1000	8 8	209
1200	8 8	2 2 2
1400	8.5	232
1600	9 0	237
1800	93	2 5 6

[0037]

【表5】

(貯電容量 10pF)

测定周波数(Miz)	本発明温の抵抗 成 分(mΩ)	従来品の抵抗成分(πΩ)
800	7.8	201
900	6.9	205
1000	7 2	208
1 2 0 0	7 5	2 2 6
1400	7 9	2 3 3
1600	8 7	234
1800	8.8	2 5 6

【0038】以上のように、本発明のセラミックコンデンサでは、800MHz~2GHz帯において、低容量(10pF以下)で100mΩ以下という極めて低い抵抗成分を示し、高いQ値の回路に適したセラミックコンデンサとなる。

【0039】次に、本発明のセラミックコンデンサの製造方法を説明する。

【0040】まず、図5に示すように、支持基板(図示せず)上に、誘電体セラミックペーストをドクタープ・ 一下法によって、誘電体セラミック本体1の外周の誘電 体セラミック網13の一部、即ち誘電体セラミック本体 1の底面に相当する外間誘電体セラミック用13の一部 13 dとなる誘電体層を形成せる。

【0041】次に図6に示すように、この誘電体圏13 d上に、第2の内部電極3のである誘電体セラミック本 体1の底面側の導体膜3dとなる導体膜をAェーPdま たはPdを主成分とする導電性ペーストを用いて印刷、 乾燥を行う。

【0042】次に、図7に示すように、薄体膜3 dおよびグリーンシート13 d上に、中間の誘定体セラミック 個12のである誘電体膜12 dおよび外周の誘電体セラミック 個13の一部である誘電体膜13 a1、13 c1を、グリーンシートの誘電体材料と同一材料を含む誘電体ベーストの変布および変操により形成する。この時、第2の筒状内部電極3となる部分には、誘電体ベーストの即制時によって清器を形成する。

【0043】 次に、図8に示すように、誘電体照13a 1、12d、13c,上に、第1の筒状内部電極2ので ある導体膜2dを、誘電体膜13a,、12d、13c 」とが成す薄部に、第2の間状内部電極3の一部である 準体膜3a,3c,3c,上述の導電性ペーストの塗布 および砲線により形成する。

【0044】次に、図9に示すように、導体膜2d上

に、中心部の誘電体セラミック層となる誘電体膜11を、また先の誘電体膜13a,13b,上に外周誘電体セラミック層13の一部である誘電体膜13a,13c。を、先の誘電体膜12d上に外周誘電体セラミック層12の一部である誘電体膜12a,12c,を、上述の誘電体ペーストの塗布および乾燥により形成する。この時、第1および2の南状介部電極2、3となる部分には、誘電体ペーストの印刷時によって導体膜2d、3。3。が露出する連絡を形成する。

【0045】次に、図10に示すように、誘電体膜11 上及び誘電体膜11と誘電体膜12a, 12c, との 間の溝部に第1の筒状内部電極2の一部である邁体膜2 bを、また、誘電体膜13a,と12a,との間の溝部 に第2の筒状内部電極3の一部である導体膜3a,を、 さらに、誘電体膜13c。と12c, との間の溝部に、 第2の筒状内部電極3の一部である導体膜3c2を、上 述の導電性ペーストの塗布および乾燥により形成する。 【0046】次に、図11に示すように、導体膜2bお よび誘電体膜12a1、12c1上に中間の誘電体セラ ミック層12のである誘電体膜12bを、また、先の誘 電体膜13a。、13c。上に、外周の誘電体セラミッ ク層13の一部である誘電体膜3a。, 13c。を、ト 述の誘電体ペーストの途布および乾燥により形成する。 この時、第2の筒状内部電極3となる部分には、誘電体 ペーストの印刷時によって導体膜3a。、3c。が露出 する溝部を形成する。

【0047】次に、図12に示すように、誘電体膜12 b上及び誘電体膜120と誘電体膜13a。 13c。 との間の清部に、第2の内部電極3の一部である導体膜 3bを、上述の導電性ペーストの塗布および乾燥により 形成する。

【0048】次に、図13に示すように、導体膜3bおよび誘電体膜13a。、13c。上に外周の誘電体セラ

ミック層13の一部である誘電体膜13bを、上述の誘電体ペーストの塗布および乾燥により形成する。

【0049】次に、図14に示すように、上述の誘電体 限13点上に順次印刷税理した税潜体を、支持基板から 剥離して、各セラミックコンデンサの誘電体セラミック 本体1毎に切断する。この団脈によって、図3、4に示 すように、第1の筒状内部電極2となる導体限は、切断 したチップ体の一方の端面から露出し、第2の筒状内部 電極3となる導体限は、切断したチップ体の他方の端面 から露出する。

【0050】次に、図15に示すように、切断したチップ体を300℃のオープンにて25時間~35時間かけて脱バイングーを行い、1100℃~1200℃の焼成炉にて10時間を皮焼皮を行う。これにより、誘電体セラミック層11、中間の誘電体セラミック層12、外周の誘電体セラミック層23は互いに一体的になり、各導体膜は、第1の筒状内部電極2、第2の筒状内部電極3となる。

【0051】その後、焼成した誘電体セラミック本体1 を、パレル研磨によって、第1の簡状内部電極2、第2 の筒状内部電極3が誘電体セラミック本体1の端面から 宗令に鑑出させる。

【0052】次に、誘電体セラミック本体1の両端を、 AgまたはAg-Pdのペースト内に浸漬し、第1およ び第2の端午電極4、5の下地厚膜導体膜を途布し、焼 付けを行い、さらに、厚膜導体膜の表面にN1や半田な どのメッキ層を塗布する。

【0053】これによって、セラミックコンデンサが完成する。

【0054】即ち、筒状の内部電極2、3を内部に有す る錆電体セラミック本体1が、温常の錆電体ペーストを 用いて形成するたとができ、しかも、1つの大型誘電体 限上に1000個以上のセラミックコンデンサが同時 に形成することができる。

【0055】上述の各誘電体膜は、所定誘電体材料にアクリル系のバインダーと溶剤を混合し、粘度20~30Pのise程度の誘電体ペーストを用い、遊択的に即制できるステンレス製の300~400メッシュのスクリーンで形成される。

【0056】また、各導体膜は、所定導体材料にアクリル系のバインダーと溶剤とを混合し、200~300Poise程度の導電性ペーストを用いる。

【0057]また、上述の製造方法では、誘電体セラミック本体1の最直方向の誘電作機および輸出外部電極 は、誘電体ペーストの選択的な印刷、それによって形成される清部への薄電性ペーストの充填印刷によって形成されるが、例えば誘電体ペースト内に光硬化可能な樹脂成分を混合しておき、例えば誘電体概を、その下の導体 酸含む全面に塗布、乾燥し、その後、筒状内部電極と なる部分のみを、光硬化、エッチングによって選択的ななる部分のみを、光硬化、エッチングによって選択的な

除去を行い、これによって形成された溝内に導電性ペーストを充填しても構わない。

【0058】尚、上述の実施例では、第1の筒状内部電 極2と第2の筒状内部電極3とが、それぞれ一対形成さ れているが、これを複数対用いても構わない。例えば、 中心の誘電体やラミック層11の外周に、第1の部面に 第出する内側の第1の筒状内部電極を形成し、その周囲 に第10中間の誘電体セラミック層を形成し、その周囲 に第20中間の第20両性の第20両性の第40 形成し、その周囲に第20中間の第20両性の第40 形成し、その周囲に第20中間の第20両性の第40 形成し、その周囲に第20中間の第2両性の第10 筒状内部電極を形成し、その周囲に第30中間の誘電体 セラミック層を形成し、その周囲に第20両間に電出 する外側の第2の筒状内部電極を形成し、その周囲に外 月の誘定体セラミック層を形成しても構わない。このよ うにすれば、実施例に比較して大容量のセラミックコン デンサとなる。

[0059]

【発明の効果】本発明によれば、第1の簡状内部電極の 外周面(内周面)と第2の無状内部電極の内周面(外周 面)とが、誘電体セラミック層を介して対向している。 しかも、第10/筒状内部電極は、筒状の形状で第10/ 子電極に接続し、第2の筒状内部電極は、その筒状の形 状で第20/第1字電極に接続しているため、筒状内部電極 内の高周波電流密度が均一化する。これによって、抵抗 成分を低ぐすることができる。

【0060】また、全体が緻密構造となるため、外部の 衝撃や熱衝撃によってセラミック本体にクラックや破損 が発生することがなく、耐衝撃性に優れたセラミックコ ンデンサとなる。

【図面の簡単な説明】

【図1】本発明のセラミックコンデンサの外観斜視図である。

【図2】図1中X-X線の断面図である。

【図3】図1中Y-Y線の断面図である。

【図4】図1中Z-Z線の断面図である。

【図5】本発明のセラミックコンデンサの製造方法を説明する概略図である。

【図6】本発明のセラミックコンデンサの製造方法を説明する概略図である。

【図7】本発明のセラミックコンデンサの製造方法を説明する概略図である。 【図8】本発明のセラミックコンデンサの製造方法を説

明する概略図である。 【図9】本発明のセラミックコンデンサの製造方法を説

明する概略図である。 【図10】本発明のセラミックコンデンサの製造方法を

【図10】本発明のセラミックコンテンサの製造方法を 説明する概略図である。

【図11】本発明のセラミックコンデンサの製造方法を 説明する概略図である。

【図12】本発明のセラミックコンデンサの製造方法を 説明する概略図である。

【図13】本発明のセラミックコンデンサの製造方法を 説明する概略図である。

【図14】本発明のセラミックコンデンサの製造方法を 説明する概略図である。

【図15】本発明のセラミックコンデンサの製造方法を 説明する概略図である。

【図16】従来の積層セラミックコンデンサを説明する 概略図である。

【符号の説明】

1 · · · 誘電体セラミック本体

2・・・第1の筒状内部電極

3 · · · 第2の筒状内部電極

4・・・第1の端子電極

5・・・第2の端子電極

